19日本国特許庁(JP)

① 特許出願公開

[®]公開特許公報(A)

昭62 - 163374

@Int_Cl_*

識別記号

庁内整理番号

④公開 昭和62年(1987)7月20日

H 01 L 29/78 21/265 29/60

8422-5F 7738-5F

寄査請求 未請求 発明の数 1 (全6頁)

会発明の名称 半導体装置の製造方法

②特 願 昭61-5563

❷出 願 昭61(1986)1月14日

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

川崎市幸区堀川町72番地

②代 理 人 弁理士 鈴江 武彦 外2名

明 組 書

1. 発明の名称

半導体装置の製造方法

2. 停許額求の範囲

(1) 第1導電型の半導体層表面に選択的に素 子分離領域を形成する工程と、との素子分離領 城で分離された半導体府の島領域に薄い絶後膜 を形成する工程と、この薄い絶縁膜上に多暗晶 シリコン膜および導電性被膜を形成する工程と、 節被膝上のゲート関標予定部にレジストパター ンを形成する工程と、このレンストパターン周 辺の導質性被膜を選択的にエッチングし、更に 各出した多枯枯シリコン膜をエッチングしてゲ 一ト電視を形成すると共に、pポケット形成用 朔口郡を形成する工程と、前記開口郡を通して より強い領域にドーピングし、終半導体局より 高磁度のポケット領域を形成する工程と、新記 ゲート質感以外の準備性被膜を嫁去した後、不 受た海 い 胞 緑 原 を 除 去 して ケート 絶 様 膜 を 形 成

- (2) 導電性被膜がモリプテンからなることを 特徴とする特許請求の範囲第1項記収の半期体 装置の製造方法。
- (3) 導催性被線がモリプテンシリサイドから なることを特徴とする報許請求の範囲第1項記 版の半導体装盤の製造方法。
- (4) りポケット領域の保さが高級度不適物拡 散領域の保さと同じか、それ以上であることを

特徴とする特許請求の範囲第1項記蔵の半導体 装置の製造方法。

3. 発明の辞細な説明

「 宛な トの 利用分野 〕

本発明は半導体装置の砂造方法に関し、特に MOS 型半導体装置の製造方法の改良に係る。

〔彼来の技術〕

近年、MOS 型半導体終務回路においては高密 既化、高速化が急速に進んでいる。かかる終復 回路では、ゲート長の微細化がなされているが、 それに伴なってショートチャンネル効果やアレ ークダウン質圧が問題となる。

Cのような問題を改容する MOS 型半導体装置の製造方法として、 Seiki Ogura etal "A HALF MICRO MOSFET USING DUBLE IMPLANTED LDD"
IEDM '82, PP 7)8~721 が投彩されている。
これを第2 図(el, (b)を参照して以下に設明する。
まず、p 裂シリコン活板 J 表面に素子分類領域としてのフィールド像化膜2を消状的に形成した後、フィールド像化腺2 で分離された基板

領域 6 』と n[→] 型領域 9 』とからなるドレイン領域 1 1 が失々形成される。また n 型領域 6 1 .
6 』の下層に p 型領域 (p ポケット領域) 1 2 1 .

1 2 1 が残存される。ひきつづき、全面に白金勝を蒸放し、熱処理を流して基板 J の終出した n[→] 型領域 9 1 . 9 1 に白金 シリサイド層 J 3 1 。

1 3 1 を形成した後、未反応の白金膜を除去する(第 2 図(b) 図示)。この後図示しないが、常法に従って CVD-SiO2 膜(層間絶縁) を堆取し、コンタクトホールの開口、金属配顔のペターニングを行なって MOS 型半導体袋 を完成する。

上述した方法により製造された MOS 型半導体 装飾にあっては、プレイクグウン 常圧を LDD 構造の n 型領域 6 g により改善し、ショートチャ ンオル効果を n 型領域 6 g 。 6 g の下層に付加 的に設けられた p ボケット領域 1 2 g 。 1 2 g により改善できる。

[発明が解決しようとする問題点]

しかしながら、上紀従来方法では次のような 削組点がある。 1 の B 衛 M に 熱 俗 化 版 3 を 形 成 する。 つづいて、 念面 に 不 内 物 ドーナ 多 結 枯 シリ コン 膜 を 堆 像 し、 パ ターニングして ゲート 智 模 4 を 形 成 した 後、 診 ゲート 徴 種 4 及 び フィール ド 酸 化 膜 2 を マスクと して p 製 不 純 物 を イ オ ン 注 入 し て 島 領 域 に p 型 領 域 5 1 . 5 1 を 形 成 し、 更 に 同 ゲート な 板 4 等 を マスクと し て 島 領 域 に 診 p 型 領 域 5 1 . 6 2 を 形 成 する (第 2 図 (a) 図 示)。

ないで、ゲート質板(をマスクとして熱浸化 即3を選択的にエッチングしてゲート級化設 7 を形成し、更に全面に CVD-SIO2 膜を堆掛した後、 リアクティブイオンエッテング(RIE)法により CVD-SIO2 膜をその膜は役医エッチングしてが ート電板 4 の側面にスペーサ 8 を形成ける。つ ンにない、ゲート電板 4 . スペーサ 8 及びフィー ルド酸化 2 をマスクとして n型不純物をイオン とは入し、活性化して n⁺型領域 9; . 9: を形成ける。この工程により n 型領域 6; と n⁺型領域 91、とか 6 なるソース領域 1 0 , 並びに n 型

- (2) n⁺型領域9₁,9₂を形成する工程においては、診n⁺型領域9₁,9₂とその前工程で形成したp*ケット領域となるp型領域5₁,5₂の間の全体に亘って接合容型が生じるのを防止するために、n⁺型領域9₁,9₂の接合保さ(xj)をp型領域5₁,5₂の据合保さ(xj)

より探くする必要がある。その結果、 n* 取領 w 9 , , 9 , の接合 突さが 突く なる C と に 件 な 9 悩 方向 の 拡 軟 に よ り n 型 領 城 6 1 , 6 2 の 幅 が 狭くなったり、 場合によって は 消 被 する 問 類 が 生 じる。

(3) pポケット領域リ21 ・121 となるp型領域51 ・51 とp型領域61 ・61 は二度イオン打込みにより形成しているため、島領域へのグノーツ発生を招く。こうしたグメーツは高温熱処理により回復されるが、ソース・ドレイン領域のシャロー化に伴なう低温プロセスへの移行により十分に回復し得ない問題が生じる。

本発明は、上記欠点を解決するためになされたもので、ポケット領域と高濃度不純物拡散領域を制御性よく形成してその接合容量の発生を防止し、高速化を図ると同時に、微細化に伴なうショートチャンネル効果を抑制することが可能な MOS 型半導体集後回路等の半導体集後を製造し得る方法を提供しようとするものである。

ピングして互に背気的に分離された2つの低限 既不税物な数額域を形成する工程、、前韶域とよりが成功を形成する工程、、ト額域となりようにスペーサを形成のの半導体を設立しまった。スペーサを形成の上程と、ゲート的で、スペーサを形成の大力を表示が対象を表示を表示して、アーピングして互に対象を形成するには、アーピングは、アーピングに対象を形成するにとを具備するにとを得るとした。

上記半導体層とは、半導体が板又は基板上に 取扱もしくは悪線層を介して形成された半導体 府、或いは絶穀蒸板上に形成された半導体層を 意味するものである。

上記事電性被膜としてはモリプテン膜、モリプテンシリサイド原等を挙げることができる。;

【作用】

[問題点を解決するための手段]

本祭明は報り以ば似の半迭体層袋面に選択的 に素子分離領域を形成する工程と、この男子分 難領域で分離された半導体層の島領域に薄い絶 終膜を形成する工程と、多結晶シリコン膜を形 成し、全面にレジストパターン周辺の下地遷択 エッチング性を有する導電性被膜を形成した後、 該被終上のゲート電板予定部にレジストパター ンを形成する工程と、このレジストパターン周 辺の導電性被膜及び多結晶シリコン膜を選択的 にエッチングしてケート電極を形成すると共に、 pポケット形成用開口部を形成する工程と、こ の開口部を通して第1導電型の不納物を前記半 導体層にその表面より柔い領域にドーピングし、 該半導体層より高優度のポケット領域を形成す る工程と、前記ゲート電視以外の導電性被膜及 び多結晶シリコン膜を除去した後、不要を置い 絶線膜を除去してゲート絶縁膜を形成する工程 と、前配ゲートな極及び第子分離領域をマスク として第2導電型の不純物を前配島領域にドー

導 智 型 不 熱 物 拡 散 領 域 を 形 成 で き 、 既 述 の 如 く 高 遠 化 と シ • ー ト チ + ン ネ ル 効 果 の 抑 割 と を 同 時 に 源 成 し た 半 導 体 装 置 を 得 る こ と が で き る 。 〔 発 明 の 実 施 例 〕

以下、本発明を n チャンネル MOS-IC の製造 に適用した例について第 1 図(s)~(g)をお照して

レンストパターン 2 7 を形成した。ひき件でRIE をCCL4+02(70%), 0.28 W/cm², 4 pa の条件に関を行なった。との時、同時(c) 化示すすどの時、アンツスクーン 2 7 のの 1 ののでは、アンツスクーン 2 7 ののでは、アンツスクーン 2 7 ののでは、アンツスクーン 2 7 が形成の 1 ののでは、アンツット 1 のののでは、アンツットは、日本のでは、アンツットは、日本のでは、アンツットは、ロットは、ロットには、ロットには、ロットングでは、1983、10 に 報告されている。

ないで、pポケット用不純物、例えばポロンを加速電圧 1 0 0 k e V, ドーズ豊 5 × 10 ¹² cm⁻² の条件でイオン注入した。この時、同図(d) に示すようにゲート電極 2 9 以外の改存したモリアアン膜 2 6' および多結晶シリコン膜 2 5' 並びに

た低級度の n 型領域 3 2 1 , 3 2 2 を形成した () 同図(o) 図示) 。

次いて、全面に厚さ4000%程度の CVD-810, 膜を推行した後、RIE 法により SIOz膜をその膜 厚程度エッチングしてゲート電框29の個盤に 前記 p ポケット領域 3 01 , 3 02 上方の基板 2.1 袋面領域を覆うスペーサ33を形成した。 つづいて、ケート電極29、スペーサ33及び フィールド酸化群 2 2 をマスクとしてn型不純 物、例えば砒素を加速電圧 4 0 keV、 ドーメ最 5×10¹⁵ cm⁻² の条件でイオン往入し、活性化し て互に分離された高僻度の a⁺ 型領域 3 5₁ , 3 5₂ を形成した。この工程によりの型領域38~と n⁺ 型 徴 域 3 5 1 と か ら な る ソ ー ス 質 域 3 6 、 並 びに n 型領域 3 2 1 と n 型領域 3 5 2 とからな るドレイン領域31が失々形成された。また、 本头施例においては、n⁺型領域の活性化熱処理 の際にゲートな様々9を構成する多結最シリコ ン版 2 5'とモリプテン队 2 6'が反応してモリナ テンシリサイド膜31が形成された。これによ

レジストパターン27がボロンインプラのマスクとして作用し、前記開口部28から貸出する島甸駅の表面より0.25μmに不純物減度ピークをもつりポケット領域301、302が形成された。こうしたイオン注入にかいて、ボロンを執股化膜23を通して行なったが、これはゲート電源以外の残存モリプテン膜26なよび多時品ンリコン膜25を除去する際のマスクとするためである。

りモリプアンシリサイド膜3 4 と多結晶シリコン膜 2 5' よりなるケート 筑板 2 9' が形成された (何図(t) 図示)。

次いて、全面にリフロー用船線膜38を堆積し、平滑化のための900での熱処理を行ない、コンタクトホール39の開口、AL膜の蒸着、パターニングによるソース、ドレイン取出しAL配線 40、41を形成して5チャンネル MOS-ICを製造した(同図(g) 図示)。

しかして、本発明方法によればレンストッククーン27周辺の下地選択エッチンク性を有おシーモリアアン膜26を利用しることにより、かった関係エッチンクは開発、対しることをあり、からは強い、アート領域30、アート領域30、アート領域29を化により低級のののイオン注入、信性化により低級の配数は対した際、終り数は対32、1、32、のチャンネル領域側下趾にpボケット領域のアックを

以 3 0 1 、 3 0 2 を自己を合的に位置させることができる。したがって、ゲートで概 2 9 側線にスペーサ 3 3 を形成し、これらをマスクとして n 製不納物をイオン注入し、活性化することにより、 p ポケット 3 0 1 、 3 0 2 と接触しない高度度の n⁺型領域 3 5 1 、 3 5 2 を形成できるため、以下に示す効果を有する。

(1) pポケット 30; , 30; と n⁺型領域
35; , 35; とが搭触しないため、 n⁺型領域
35; , 35; との間の接合容無を考慮せずに、
診pポケット領域 30; , 30; の漁麼を高く
できる。このため、高速化が阻害されることな
く、寸法の豪細化に伴なうショートチャンネル
効果を可能なかきり抑制できる。

コン、モリプアン、レクストと3層構造となっているため、突き抜けに対して強い構造を有している。

(7) ポリサイド報道のため従来の多結晶シリコンゲートの経験をそのまま生かせる。

なお、上配実施例ではpポケット領域の接合 供さをn⁺製領域より深くしたが、n 製領域と同 がさ、もしくはそれより没くしても登し支えな い。

上記契施例ではスペーサをそのまま改存させて形間絶縁膜の一部として利用したが、層間絶縁膜の堆が前にエッチング除去してもよい。スペーサは CVD-SiO2 の代りに Si3N4 等のゲート電荷材料に対して追択エッチング性を有するものを用いてもよい。

でき、ひいてけ LDD 構造を確実に実現でき、 それによるプレイクグウン電圧の向上化やインパクトアイオニゼーションの概和等を達成できる。

- (3) pポケット形成のためのポロンインプラ において、残存した多精品シリコン旗 2 5' およびモリプアン膜 2 6' がマスクとなり、 薬板 2 1 の島領域へのインプラダメージを防止できる。
- (4) 最終的に形成されたゲート 敬極 2 g' が多 結晶 シリコン膜とモリプテンシリサイド膜 3 4 (ポリサイド構造) より構成されているため、 その抵抗値を低くでき、高速化が可能となる。
- (5) p ポケット領域 3 0 1 , 3 0 2 を か 型領域 3 5 1 , 3 5 2 より 探くする こと によって、 下方向への 空 乏 層 の 回り 込 み に 対 する ストッパと なる ため、 一層 ショート チャンネル 効果 に 対して 強い 構造を 実現できる。
- (6) pポケット形成のためのポロンインプラ において、ゲート間値下部にチャネリングによ り、ポロンイオンが突き抜け、 V_{TR} の制御性を 感くする場合があるが、本発明は、多結晶シリ

上記実施例においては、モリアアン膜を使用して、多結晶シリコンと反応させてモリアアンシリサイドを形成したが、モリアアンのかわりに最初から、モリアアンシリサイドを使用しても良い。この場合、多結晶シリコン膜の膜厚等は、モリアアンの場合と別に最適化が必要とな

上記実施例では、p ~ ポケットを中心として 説明を行ったが、p チャンネルトランジスタの 場合には、n ~ ポケットとなり、同様な工程で 作成する事ができる。

[発明の効果]

以上詳述した如く、本発明によれば、ポケット領域とソース、ドレイン領域を构成する高強

・ 不納物拡散領域とを制御性よく形成してその

を合容量の発生を防止し、高速化を図ると共に、

アレイクダウン電圧の向上、数細化に伴なうショートチャンネル効果の抑制を達成でき、ひい

では高規模で、高速性、高信頼性の MOS 型架積

回路等の半導体表数を剥流し得る方法を提供で


èЪ.


4. 図面の簡単な説明


取 1 図(a) ~ (g) は本発明の実施例におけるn チャンネル MOS - IC の製造工程を示す断値図、第 2 図(a) , (b) は従来の例 MOS - IC の製造工程を示す断面図である。

2 1 … p型シリコン運板、2 2 …フィールド 酸化原、2 5 … 多結晶シリコン膜、2 6 … モリ プアン原、2 7 … レジストパターン、2 8 … p ポケット開口部、2 9 、2 9 … ゲート 回稿、 3 0 1 、3 0 1 … p ポケット 領域、3 2 1 、 3 2 1 … n 型領域、3 3 … スペーサ、3 4 … モ リプアンシリサイド膜、3 5 1 、3 5 1 … 1 型 領域、3 6 … ソース領域、3 7 …ドレイン領域、


出納人代理人 弁理士 鈴 江 武 彦









si 1 🖹







D 2 12